Method of manufacturing a semiconductor device having MOS transistor and bipolar transistor in mixture on the same substrate

Patent Number:

US6025219

Publication date:

2000-02-15

Inventor(s):

KINOSHITA YASUSHI (JP)

Applicant(s)::

NIPPON ELECTRIC CO (JP)

Requested Patent:

□ JP10275871

Priority Number(s): JP19970080006 19970331

Application Number: US19980049929 19980330

IPC Classification:

H01L21/8238; H01L21/8249

EC Classification:

H01L27/06D4W, H01L21/8249

Equivalents:

CN1199244, JP2953425B2

Abstract

There are formed simultaneously a first conductive layer selectively on a region of a semiconductor substrate in which an N-channel MOS transistor is to be formed and on a region of the semiconductor in which a p-channel MOS transistor is to be formed, a second conductive layer on a region of the semiconductor substrate in which a capacitive element is to be formed, and a third conductive layer on a region of the semiconductor substrate in which the resistive element is to be formed. Next, there are formed simultaneously a first insulating film on the lateral side of the first conductive layer, a second insulating film selectively on the second conductive layer, and a third insulating film selectively on the third conductive layer. Then the fourth insulating film is formed on the whole surface. Thereafter there are formed simultaneously a fifth conductive layer on a region of the semiconductor substrate in which a bipolar transistor is to be formed, and a sixth conductive layer on the fourth insulating film on the second conductive layer.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

(12) 特 許 公 報 (B2)

(11)特許番号

第2953425号

(45)発行日 平成11年(1999) 9月27日

(24)登録日 平成11年(1999)7月16日

(51) Int.Cl.6

識別記号

FI

3 2 1 B

HO1L 21/8249 27/06 H01L 27/06

請求項の数9(全11 頁)

(21)出願番号

特願平9-80006

(22)出顧日

平成9年(1997) 3月31日

(65)公開番号

特開平10-275871

(43)公開日

平成10年(1998)10月13日

審查請求日

平成9年(1997)3月31日

(73)特許権者 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 木下 幹

東京都港区芝五丁目7番1号 日本電気

株式会社内

(74)代理人 弁理士 若林 忠

審査官 恩田 春香

(56)参考文献

特開 平3-234054 (JP, A)

特開 平6-291262 (JP, A) 特開 平8-97310 (JP, A)

特開 平5-90492 (JP, A)

(58) 調査した分野(Int.Cl.⁶, DB名)

H01L 21/8249 H01L 27/06

(54) 【発明の名称】 半導体装置の製造方法

1

(57) 【特許請求の範囲】

【請求項1】 MOSトランジスタと2層ポリシリコンセルフアライン型バイポーラトランジスタと抵抗素子及び容量素子からなる集積回路の製造方法において、MOS部のゲート電極と容量素子の下部電極部及び抵抗素子部を同時に形成する工程と、第1の絶縁膜を成長した後にレジストで容量部と抵抗部を各々部分的にマスクを行ってMOS部のサイドウオール形成する工程と、第2の絶縁膜を成長した後にバイポーラ部を形成する工程と、バイポーラトランジスタのベース電極と容量素子の上部電極を同時に形成する工程とを含む半導体装置の製造方法。

【請求項2】 Nチャネル型MOSトランジスタのソース・ドレイン活性化のアニール工程と、Pチャネル型MOSトランジスタのソース・ドレイン活性化のアニール

2

工程の間に抵抗素子と容量素子及びバイポーラトランジ スタの形成を行なうことを特徴とする請求項1記載の半 導体装置の製造方法。

【請求項3】 第1の多結晶シリコンを堆積した後にMOSトランジスタのゲート電極及び抵抗素子及び容量下部電極としてパターニングする工程と、第2の多結晶シリコンを堆積した後にバイポーラトランジスタのエミッタ電極としてパターニングする工程と、第2の多結晶シリコンをバイルラトランジスタのベース電極及び容量素子の上部電極としてパターニングする工程の順に行なうことを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項4】 MOS部のサイドウオールを形成する際に、容量部では容量値を決定する領域のみ多結晶シリコンが部分的に露出され、抵抗部はコンタクト領域のみ多

結晶シリコンが露出されることを特徴とする請求項1~ 3のいずれかに記載の半導体装置の製造方法。

【請求項5】 容量素子の容量絶縁膜は第2の絶縁膜で あり、酸化膜あるいは窒化膜であることを特徴とする1 ~3のいずれかに記載の半導体装置の製造方法。

【請求項6】 抵抗素子は第2の酸化膜で覆われている 部分が抵抗として機能し、覆われていない部分はシリサ イド化されることを特徴とする請求項1~3のいずれか に記載の半導体装置の製造方法。

【請求項7】 MOS部のサイドウオールは第1の絶縁 10 膜と第2の絶縁膜の2回に分けて形成されることを特徴 とする請求項1~3のいずれかに記載の半導体装置の製 造方法。

【請求項8】 MOSトランジスタのゲート電極のパタ ーニング後、バイポーラトランジスタのコレクタ領域へ のイオン注入と容量下部電極への不純物ドーピングを同 時に行なうことを特徴とする請求項1~3のいずれかに 記載の半導体装置の製造方法。

【請求項9】 Pチャネル型のMOSトランジスタと、 Nチャネル型のMOSトランジスタと、2層ポリシリコ 20 ンセルフアライン型のバイポーラトランジスタと、低抗 素子と、容量素子とを有する半導体装置の製造方法にお いて、

前記Pチャネル型及びNチャネル型MOSトランジスタ は、表層に設けられるソースとドレインとの間の領域の 上部に、サイドウオールで側面を取囲んだ構成のゲート を配置した構造を有する表面チャネル型であり、

前記バイポーラトランジスタは、コレクタの上部に、ベ ース電極と接続するグラフトベース中にエミッタを配し た構造を有し、

前記抵抗素子は、その上面に設けられた絶縁膜によって 面方向における抵抗長が規定された抵抗部と、該抵抗部 の両端に配線とのコンタクト部を設けた構造を有し、 前記容量素子は、上部電極と下部電極間に容量を規定す る容量絶縁膜を配した構造を有するものであり、かつ前 記NチャネルMOSトランジスタのゲートとなる部分、 前記PチャネルMOSトランジスタのゲートとなる部 分、前記抵抗素子の抵抗部となる部分及び前記容量素子 の下部電極となる部分を同一材料から同時形成した後 OSトランジスタのN型ゲート、前記PチャネルMOS トランジスタのP型ゲート、前記抵抗素子の抵抗部及び 前記容量素子の下部電極を得る工程と、

前記バイポーラトランジスタのグラフトベース形成のた めの熱処理工程を、前記P型MOSトラジスタにおける ソース及びドレインの活性化のためのアニール工程より も前に行い、更に、

前記MOSトランジスタのサイドウオールの形成時に、 同一材料からなる絶縁膜を用いて前記容量素子の容量を 決定する絶縁膜と、前記抵抗素子の抵抗体長を規定する 50 入の技術を用いて、選択的にバイポーラトランジスタ部

絶縁膜とを同時形成することを特徴とする半導体装置の 製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、少なくとも、表面 チャネル型MOSトランジスタ、バイポーラトランジス タ、抵抗素子及び容量素子を同一基板上に混載した半導 体装置の製造方法に関する。

[0002]

【従来の技術】半導体集積回路の製造技術の進歩に伴っ て、デジタル回路とアナログ回路を同一基板上に形成す る要求が高まってきている。このような集積回路装置と しては、ロジック回路を高密度に形成しやすいСМОS トランジスタと、微少なアナログ信号を高速かつリニア に処理できるバイポーラトランジスタを含むBiCMO Sデバイスが適している。なかでも、集積回路装置がG Hz領域の通信技術などに適用される場合、バイポーラ トランジスタにはよりいっそう高速動作が求められるた め、エミッタ領域とベースコンタクト領域を自己整合 (セルフアライン) によって形成したトランジスタがー 般的に使用される。また、このような集積回路装置を構 成するにあたり、CMOSトランジスタとバイポーラト ランジスタのみで回路を構成することはまれで、例えば デジタル回路では抵抗素子とともにECL (Emitt er Coupled Logic) 回路と呼ばれる回 路が使用される。これは、電流切り替え型論理回路であ り、バイポーラトランジスタの飽和動作が起こらず、き わめて高速に動作させることができる。一方、アナログ 回路では動作点を決定するバイアス回路の構成などに抵 30 抗素子が不可欠となる。さらに、アナログ回路には不可 欠であるフィルタ回路の構成には抵抗素子だけでなく容 量素子も必要となる。このように、半導体集積回路装置 の製造においては、トランジスタだけでなく抵抗素子や 容量素子などの受動素子も必要となるため、これらの素 子の形成において、可能な限り工程数増を招くことな く、同一基板内に形成することが重要となる。このた め、受動素子の形成において、自己整合バイポーラトラ ンジスタのベース電極となるポリシリコンやMOSトラ ンジスタのゲート電極などを受動素子部の電極と共用す に、これら各部をそれぞれ処理して、前記NチャネルM 40 ることが一般に広く行われている。特に、BiCMOS LSI等の半導体装置に容量素子を付加するにあたり、 その性能向上を大幅な工程の増加なしに実現した方法と して、特開平6-291262記載の技術がある。以 下、従来の技術を図7~図8を参照して説明する。本図 は2層ポリシリコン型バイポーラトランジスタ、Pチャ ネル型のMOSトランジスタ部及び容量素子をシリコン 基板に形成したもの構造を模式的に示す断面図である。 【0003】先ず、図7(a)を参照する。P型シリコ ン基板1に公知のフォトリソグラフィと砒素のイオン注 にN+型埋め込み層2を形成する。その後、バイポーラ トランジスタを電気的に絶縁分離するために、N+埋め 込み層2を囲むようにP+型埋め込み層3を形成する。 ただし、このP+型埋め込み層3の形成は後述するP型 チャネルストッパー層4の形成と同時に行なってもよ い。ついで、上記シリコン基板1にN型単結晶シリコン 層5を2μm程度の膜厚で成長させる。この成長では基 板温度が1000℃以上に加熱されるのでN+型埋め込 み層2とP⁺型埋め込み層3はN型単結晶シリコン層5 にまで拡散される。このN型単結晶シリコン層5で前述 のP⁺型埋め込み層3の上部に位置する領域にP型チャ ネルストッパー層4を形成する。次に素子分離のため に、選択酸化(LOCOS)法で素子分離酸化膜6を形 成する。ここで、この素子分離酸化膜6の膜厚は500 nm程度であり、これを形成するためには1000℃で 長時間の熱酸化が必要になる。そして、この熱酸化によ り P⁺型埋め込み層 3 及び P型チャネルストッパー層 4 の領域はそのボロン不純物の熱拡散で広がる。これによ って、バイポーラトランジスタが形成される領域は、P 型シリコン基板1とP+型埋め込み層3とP型チャネル ストッパー層4で電気的に素子分離される。

【0004】次に、図7(b)を参照する。NPN型トランジスタのコレクタ引き出し領域7を形成するために、リンなどのN型の不純物をイオン注入により、N型単結晶シリコン層4へマスクを使用して選択的に注入した後、900℃から100℃の窒素雰囲気中で10分から30分の熱処理を施し、電気的に活性化する。その後、ゲート酸化膜8を形成する。ゲート酸化膜8は10~20nmの膜厚を形成する。そして、CVDにより全面に100~200nm程度の膜厚の第1層の多結晶シリコン9を形成する。

【0005】次に、図7(c)を参照する。先ず、先に 形成した第1層の多結晶シリコン9をマスクを使用した ドライエッチングでパターニングし、バイポーラトラン ジスタ部のベース、エミッタ形成領域10やMOSトラ ンジスタ部のゲートとなる部分などを形成する。次に、 CVDにより100~200nmの膜厚の第2層の多結 晶シリコン11を形成する。先の、第1層の多結晶シリ コン9とあわせて、多結晶シリコン膜厚の合計は、30 0~400nmとなる。MOSトランジスタ部のゲート 電極部にN+イオン注入を、バイポーラトランジスタ部 のベース電極形成部分にP+イオン注入を各々マスクを 使用して注入した後、MOSのゲート電極、バイポーラ トランジスタ部のベース電極を残し、既存のドライエッ チング技術にて、前記多結晶シリコン9及び11を加工 する。次にマスクを使用してMOS部にのみP-イオン 注入を行い、P-LDD拡散層12を形成する。その 後、CVDにより200~400nmの膜厚の酸化膜を 形成し、既存のドライエッチング技術にて基板全面を異 方性エッチングすることにより、LDD酸化膜サイドウ

オール13を形成する。次にMOS部にマスクを使用してP+イオン注入を行い、P+ソースドレイン拡散層14を形成する。尚、図ではMOSトランジスタはN型単結晶シリコン5に形成されているが、マスクを1枚追加してPチャネル型MOSトランジスタ部にN型ウエルを形成するのが一般的である。また、図ではPチャネル型MOSトランジスタしか図示していないが、Nチャネル型MOSトランジスタを形成する場合には、Pチャネル型MOSトランジスタを形成する場合には、Pチャネル型MOSトランジスタと同様に、LDD領域とソースドレイン領域形成のために2枚のマスクが追加される。また、Nチャネル型MOSトランジスタ形成領域に、P型ウエルが形成されるためにさらに1枚マスクが追加される。

6

【 0 0 0 6 】次に図 7 (d) を参照する。C V D により 3 0 0 ~ 4 0 0 n m の 膜厚の酸化膜 1 5 を基板全面に 堆積する。

【0007】次に図8(a)を参照する。容量素子形成領域16の酸化膜15をリソグラフィ技術及びエッチング技術にて開口した後、CVDにより30~60nmの20 膜厚の容量窒化膜17を形成し、ドライエッチング技術にて加工することにより、MISキャパシタ形成部に窒化膜17を残す。

【0008】次に図8(b)を参照する。バイポーラトランジスタのエミッタコンタクト領域18の酸化膜/多結晶シリコン積層膜を既存のドライエッチング技術で除去する。その後、エミッタコンタクト領域18にイオン注入により、真性ベース領域を形成する。そして、エッチバック法とよばれる一般に広く知られた方法を用いて、ベース電極とこれから形成するエミッタ電極が電気のに絶縁されるように、CVDにより400~600nmの膜厚の酸化膜を形成し、既存のドライエッチング技術にて異方性エッチングすることにより、エミッタコンタクト領域18の側壁にエミッタ、ベース電極分離用酸化膜サイドウオール19を形成する。

【0009】次に、多結晶シリコン20を100から200nmの厚さで基板に成長し、既存のドライエッチング技術にてエミッタ形成用多結晶シリコン20を形成する。このエミッタ形成用多結晶シリコン13は容量素子の上部電極としも機能する。そして、前記多結晶シリコン20へのイオン注入及び拡散により、ベース、エミッタを形成する。この時の熱処理により、MOS部のソース・ドレイン拡散層の活性化と、ベース取り出し電極からP+拡散したグラフトベースの形成及び、多結晶シリコン20からのヒソもしくはリンの不純物拡散によりエミッタを形成する。

【0010】次に、図8(c)を参照する。CVDにより300~400nmの膜厚の層間膜21を形成した後、既存の配線技術を用いてコンタクトホール22を開口し、各電極を形成する。

0 [0011]

【発明が解決しようとする課題】ゲート長が微細なMO Sトランジスタにおいて、ゲート電極の抵抗やソース・ ドレイン拡散層の層抵抗を低減するために、例えばTi などの高融点金属を用いてゲート電極表面及びソースド レイン拡散層をシリサイド化する場合、あらかじめシリ サイド化する拡散層や多結晶シリコン表面を露出させて おかなければならない。しかしながら、従来例では容量 素子形成の際に基板全面に酸化膜を成長し、MOSトラ ンジスタ領域を完全に覆ってしまうため、酸化膜を選択 的に除去するマスクが必要になる欠点がある。さらに、 抵抗素子としてゲート電極もしくはバイポーラトランジ スタのベース電極あるいはエミツタ電極を使用して形成 する場合には、抵抗素子の表面全面がシリサイド化され ることことを防ぐ保護膜の形成が必要となり、工程数増 を招いてしまう欠点がある。

【0012】また、従来の半導体集積回路装置では、P チャネル型MOSトランジスタとNチャネル型MOSト ランジスタともにN型のゲート電極を使用している。こ のため、Nチャネル型MOSトランジスタは表面チャネ ル型であるが、Pチャネル型MOSトランジスタでは必 20 ず埋め込みチャネル型となっていた。埋め込みチャネル 型のMOSトランジスタは、電流のオフ特性が悪いた め、表面チャネル型に比べてリーク電流が大きい欠点が ある。また、短チャネル効果が大きく、しきい値制御も 困難である欠点がある。このため、ゲート長の縮小に伴 い、Nチャネル型MOSトランジスタだけでなく、Pチ ャネル型MOSトランジスタも表面チャネル型のMOS トランジスタを使用することが必須となる。

【0013】しかしながら、上記の従来例では、熱履歴 の問題から、Pチャネル型のMOSトランジスタのゲー トをP型としてチャネルを表面型とした場合、Pチャネ ル型のMOSトランジスタとバイポーラトランジスタを 各々特性の劣化を招くことなく形成することは困難であ る。この理由は、Pチャネル型MOSトランジスタのゲ ート、ソース及びドレイン形成にはボロンのイオン注入 による方法が通常用いられるが、ゲート、ソース及びド レインに注入されたボロンの熱処理によるチャネル領域 へのしみだしが起こりやすいため、バイポーラトランジ スタの形成に必要な熱処理と、Pチャネル型MOSのゲ ート、ソース及びドレイン形成に必要な熱処理が異なる からである。とくに、バイポーラトランジスタのグラフ トベース形成には少なくとも、850度10分~30分 のファーネスアニールが必要となるが、この熱処理はゲ ート、ソース及びドレイン中のボロンが活性化されてい る状態でのPチャネル型のMOSトランジスタに対して は過剰であり、微細ゲート長を有するPチャネル型MO Sトランジスタを形成することはできない。

【0014】本発明はこれらの従来技術における問題点 を解決することを目的としてなされたものであり、少な ル型MOSトランジスタと、2層ポリシリコンセルフア ライン型のバイポーラトランジスタと、低抗素子と、容 量素子とを有する半導体装置において、Nチャネル型及 びPチャネル型のMOSトランジスタとして表面チャネ ル型のものを利用することでき、更に、工程数を効率化 して同一基板上に精度良くこれらの素子を配置すること のできる半導体装置の製造方法を提供することにある。 [0015]

【課題を解決するための手段】本発明の半導体装置の製 10 造方法は、MOSトランジスタと2層ポリシリコンセル フアライン型バイポーラトランジスタと抵抗素子及び容 量素子からなる集積回路の製造方法において、MOS部 のゲート電極と容量素子の下部電極部及び抵抗素子部を 同時に形成する工程と、第1の絶縁膜を成長した後にレ ジストで容量部と抵抗部を各々部分的にマスクを行って MOS部のサイドウオール形成する工程と、第2の絶縁 膜を成長した後にバイポーラ部を形成する工程と、バイ ポーラトランジスタのベース電極と容量素子の上部電極 を同時に形成する工程とを含むことを特徴とする。

【0016】また、本発明の半導体装置の製造方法にお ける他の態様は、Pチャネル型のMOSトランジスタ と、Nチャネル型のMOSトランジスタと、2層ポリシ リコンセルフアライン型のバイポーラトランジスタと、 低抗素子と、容量素子とを有する半導体装置の製造方法 において、前記Pチャネル型及びNチャネル型MOSト ランジスタは、表層に設けられるソースとドレインとの 間の領域の上部に、サイドウオールで側面を取囲んだ構 成のゲートを配置した構造を有する表面チャネル型であ り、前記バイポーラトランジスタは、コレクタの上部 に、ベース電極と接続するグラフトベース中にエミッタ を配した構造を有し、前記抵抗素子は、その上面に設け られた絶縁膜によって面方向における抵抗長が規定され た抵抗部と、該抵抗部の両端に配線とのコンタクト部を 設けた構造を有し、前記容量素子は、上部電極と下部電 極間に容量を規定する容量絶縁膜を配した構造を有する ものであり、かつ前記NチャネルMOSトランジスタの ゲートとなる部分、前記PチャネルMOSトランジスタ のゲートとなる部分、前記抵抗素子の抵抗部となる部分 及び前記容量素子の下部電極となる部分を同一材料から 40 同時形成した後に、これら各部をそれぞれ処理して、前 記NチャネルMOSトランジスタのN型ゲート、前記P チャネルMOSトランジスタのP型ゲート、前記抵抗素 子の抵抗部及び前記容量素子の下部電極を得る工程と、 前記バイポーラトランジスタのグラフトベース形成のた めの熱処理工程を、前記P型MOSトラジスタにおける ソース及びドレインの活性化のためのアニール工程より も前に行い、更に、前記MOSトランジスタのサイドウ オールの形成時に、同一材料からなる絶縁膜を用いて前 記容量素子の容量を決定する絶縁膜と、前記抵抗素子の くとも、Pチャネル型MOSトランジスタと、Nチャネ 50 抵抗体長を規定する絶縁膜とを同時形成することを特徴

(5)

とする。

【0017】本発明の方法においては、Pチャネル型の MOSトランジスタにおいてもゲートをP型として表面 チャネル型とすることが可能であり、ゲート長の縮小に 十分に対応できる半導体装置を提供することができる。

【0018】更に、同一材料を用いた同一工程によって 形成する部分の比率を高めて、製造工程の大幅な効率化 を図ることが可能となる。

[0019]

【発明の実施の形態】本発明の方法においては、Nチャ ネル型MOSトランジスタのソース・ドレイン活性化の アニール工程と、Pチャネル型MOSトランジスタのソ ース・ドレイン活性化のアニール工程の間に抵抗素子と 容量素子及びバイポーラトランジスタの形成を行なうこ とができる。

【0020】また、第1の多結晶シリコンを堆積した後 にMOSトランジスタのゲート電極及び抵抗素子及び容 **量下部電極としてパターニングする工程と、第2の多結** 晶シリコンを堆積する工程と、第3の多結晶シリコンを 堆積した後にバイポーラトランジスタのエミッタ電極と してパターニングする工程と、第2の多結晶シリコンを バイポーラトランジスタのベース電極及び容量素子の上 部電極としてパターニングする工程の順に行なうことが

【0021】更に、MOS部のサイドウオールを形成す る際に、容量部では容量値を決定する領域のみ多結晶シ リコンが部分的に露出され、抵抗部はコンタクト領域の み多結晶シリコンが露出されるようにすることができ る。また、容量素子の容量絶縁膜を第2の絶縁膜とし、 酸化膜あるいは窒化膜で形成することができる。更に、 抵抗素子は第2の酸化膜で覆われている部分が抵抗とし て機能し、覆われていない部分はシリサイド化される構 成とすることができる。更に、MOS部のサイドウオー ルは第1の絶縁膜と第2の絶縁膜の2回に分けて形成す ることができる。また、MOSトランジスタのゲート電 極のパターニング後、バイポーラトランジスタのコレク タ領域へのイオン注入と容量下部電極への不純物ドーピ ングを同時に行なうことができる。

【0022】一方、Pチャネル型及びNチャネル型MO Sトランジスタのゲート電極となる部分、抵抗素子の抵 抗体及び容量素子の下部電極となる部分を同じ多結晶シ リコン層のパターニングで形成し、更に、バイポーラト ランジスタのベース電極となる部分及び容量素子の上部 電極となる部分を同じ多結晶シリコン層のパターニング で形成することで全体としての工程を更に効率化でき る。

【0023】また、容量素子の容量を規定する絶縁膜 は、酸化膜あるいは窒化膜から形成することができる。 【0024】抵抗素子の形成は、基板の面方向に配置し 長を規定する絶縁膜を、配線とのコンタクト部となる両 端部が残されるように積層した後、これら両端部にイオ ン注入した後、更にこの絶縁膜をマスクとしてその表面 をシリサイド化して配線とのコンタクト部を形成するこ とで行うことができる。

10

【0025】Nチャネル型及びPチャネル型MOSトラ ンジスタのゲートの第1のサイドウオール絶縁膜の形成 時に、抵抗素子の抵抗体長を規定する絶縁膜を同一材料 で同時形成し、更に第2のサイドウオール絶縁膜の形成 10 時に容量素子の容量を規定する絶縁膜を同一材料で同時 形成することで行うことができる。

【0026】また、グランドベース形成の熱処理後にP チャネルMOSトランジスタのソースドレインを形成す ることもできる。

【0027】更に、バイポーラトランジスタのコレクタ 引き出し領域の形成を基板内部の所定領域へのイオン注 入工程により行い、また容量素子の下部電極の形成を多 結晶シリコン層への不純物の導入工程により行い、かつ これらの工程が、基板上に多結晶シリコン層をパターニ 20 ングして、Pチャネル型及びNチャネル型MOSトラン ジスタのゲート電極となる部分、抵抗素子の抵抗体とな る部分及び容量素子の下部電極となる部分を同時形成す る工程の後に行うこともできる。

[0028]

【実施例】以下、実施例により本発明を更に詳細に説明 する。

【0029】実施例1

図1~図3は発明の第1の実施例を説明するための製造 の工程順の断面図である。本実施例では、容量素子の容 30 量を規定する絶縁膜は2回目のサイドウオール酸化膜と 同時形成される。

【0030】 先ず、図1(a)に示すように、P型シリ コン基板1にマスクを用い、イオン注入によりバイポー ラトランジスタ部にN⁺型埋め込み層2を形成する。 尚、図示していないが表面チャネル型のPチャネル型M OSトランジスタの下部にもN⁺型埋め込み層2があっ てもよい。同様に、Nチャネル型MOSトランジスタの 下部とバイポーラトランジスタ部の周囲に P +型埋め込 み層3を形成する。このP+型埋め込み層3はバイポー ラトランジスタと他の素子との絶縁分離の役目をする。 ついで、上記P型シリコン基板1にN型単結晶シリコン 層5をエピタキシャル成長させる。この成長では基板温 度が1000℃以上に加熱されるのでN+型埋め込み層 2とP+型埋め込み層3はN型単結晶シリコン層5にま で拡散される。ついで、イオン注入により、Nチャネル 型MOSトランジスタ領域及びバイポーラトランジスタ の周囲領域にP型ウエル50、Pチャネル型MOSトラ ンジスタ領域にはN型ウエル60を形成する。そして、 選択酸化であるLOCOS法で素子分離酸化膜6を30 た多結晶シリコンからなる抵抗体の上面に、その抵抗体 50 0~400 nmの厚さに形成する。尚、P型ウエル50

とN型ウエル60は選択酸化後に高エネルギーイオン注 入技術を用いて形成することも可能である。基板全面に ゲート酸化膜8と不純物をドープしていない多結晶シリ コン90を成長する。ゲート酸化膜8の膜厚は5から1 5 n m、多結晶シリコン90の膜厚は150から200 nmとする。そして、両MOSトランジスタ部のゲート 電極となる部分、容量素子の下部電極部となる部分、抵 抗素子の抵抗体となる部分を除き、多結晶シリコン90 をドライエッチングで除去することにより、これらの部 分のパターニングを行う。

【0031】次に、図1 (b) に示すように、NPN型 トランジスタのコレクタ引き出し領域7を形成するため に、リンなどのN型の不純物をイオン注入により、N型 単結晶シリコン層5ヘマスクを使用して選択的に注入す る。この際、工程を短縮するために容量素子の下部電極 となる部分への注入も同時に行ってもよい。更に、所定 の層抵抗が得られるように抵抗素子の抵抗体となる部分 の多結晶シリコンへ例えばボロンなどの不純物をイオン 注入する。その後、第1のサイドウオール酸化膜100 を厚さが50から100nmとなるように全面に形成し た後、レジスト110で容量部(第2のサイドウオール 用酸化膜が形成される部分)と抵抗部をマスクしてエッ チバックする。これにより、両MOSトランジスタ部に はサイドウオールが形成される。また、容量部は下部電 極である多結晶シリコン90の表面が部分的に露出され る。この工程は従来例では容量コンタクトを開口してい た部分に相当する。一方、抵抗部はそれとは逆に第1の サイドウオール酸化膜が抵抗素子となる多結晶シリコン 90表面上に部分的に残る。これは、後のシリサイドエ 程において、抵抗素子の表面全面がシリサイド化されな いようにして、抵抗長を規定するためである。

【0032】次に、図1 (c) に示すように、第2のサ イドウオール酸化膜120を厚さが10から30nmと なるように全面に形成する。この第2のサイドウオール 酸化膜12はそのまま容量素子の容量絶縁膜としても機 能する。その後、nMOS部のソース・ドレイン領域及 びゲート電極へセルフアラインでイオン注入によりひ素 を導入する。そして、注入エネルギーの値は、ひ素が第 2のサイドウオール酸化膜120を通過してかつシリコ ン基板中へ所定の深さに注入されるように、膜厚に応じ て30keVから80keVの間で設定する。尚、この エネルギー値の範囲ではひ素がゲート電極のポリシリコ ンを突き抜けることはない。その後、窒素雰囲気中で8 50度から900度の温度で、5分から15分間、熱処 理を行う。これにより、NMOSのソース・ドレイン領 域中の不純物を電気的に活性化させて、Nチャネル型M OSトランジスタの形成し、更に、コレクタ引き出し領 域の活性化、抵抗素子部、容量素子の下部電極の活性化 も同時に行なうことができる。なお、図1 (c) に示さ れた状態の抵抗素子の層90の側面には、第1のサイド 50 おいて問題となるボロンの突き抜けすなわちゲート酸化

ウール酸化膜と第2のサイドウオール酸化膜とが内側か らこの順に積層しているが、これ以降の図ではこれを便 宜上1層として示す。

12

【0033】次に、図2(a)に示すように、バイポー ラ部のみ酸化膜をエッチング除去した後、バイポーラの ベース電極となる多結晶シリコン130と窒化膜等の絶 緑膜140を基板全面に積層する。NPN型バイポーラ トランジスタのベース電極を形成するため、更には容量 素子の上部電極を形成するため、多結晶シリコン130 10 にはボロン等のP型不純物をイオン注入する。そして、 バイポーラトランジスタのベース・エミッタ領域が形成 される部分の絶縁膜/多結晶シリコン積層膜をドライエ ッチングでエッチングすることにより、エミッタコンタ クト領域18を形成する。そして、ボロン等のP型の不 純物をイオン注入することにより、バイポーラ部のエミ ッタコンタクト領域18内に真性ベース層を形成する。 【0034】次に、図2(b)に示すように、エッチバ ツク技術を使用して、エミッタコンタクト領域18内に サイドウオール絶縁膜160を形成した後、エミッタ電 20 極となる多結晶シリコン20を基板全面に積層する。こ の多結晶シリコン20には砒素もしくはリンの不純物を イオン注入により添加しておくか、砒素もしくはリンの 不純物を成長時にドープして推積する。その後、ドライ エッチングにより、エミッタ電極をパターニングする。 【0035】次に、図2(c)に示すように、同様にド ライエッチングにより、絶縁膜140と多結晶シリコン 130をパターニングする。多結晶シリコン130はバ イポーラトランジスタのベース電極だけでなく、容量素 子の上部電極も兼用している。これにより、バイポーラ 30 部の形成工程中MOSトランジスタ部をカバーして保護 するとともに工程の削減が可能となる。そして、窒素雰 囲気で800度から850度の温度の熱処理を加える。 これにより、ベース電極中のボロンがシリコン基板中へ 拡散してバイポーラトランジスタのグラフトベース形成 が行われる。

【0036】次に、図3(a)に示すように、Pチャネ ル型MOSトランジスタ部のソース・ドレイン領域及び ゲート電極へBF2をイオン注入により導入する。この 際、レジスト170でマスクして、MOS部と抵抗素子 40 のコンタクト部へ注入されるようにする。注入エネルギ 一の値は、ボロンが第2のサイドウオール絶縁膜120 を通過してかつシリコン基板中へ所定の深さに注入され るように、層間膜の厚さに応じて40keVから90k eVに設定する。

【0037】そして、図3(b)に示すように、Pチャ ネル型MOSトランジスタのゲート電極、ソース及びド レイン領域の不純物を活性化するため、ランプアニール 技術を使用して1000℃、10~30秒のアニールを 行う。これにより、Pチャネル型MOSトランジスタに

14

膜を通過してチャネル領域へ拡散することが防げるとともに高性能なバイポーラトランジスタが形成できる。その後、両MOSトランジスタの表面を覆っている酸化膜をドライエッチングにより除去して拡散層とゲート電極の上部表面を露出させた後、例えばTi等の高融点金属を積層した後熱処理してシリサイド化し、チタンシリサイド層180を形成する。この際、抵抗素子部では酸化膜で覆われていない部分のみシリサイド化され、コンタクト抵抗の低減が可能となる。

【0038】また、MOSトランジスタ部では、ゲート電極上面およびソース、ドレイン領域表面がシリサイド化され、サイドウオール酸化膜で覆われているゲート電極側面はシリサイド化されない。その後シリサイド化されていないTiをエッチング除去する。

【0039】次に、図3(c)に示すように、基板全面に層間膜21を形成した後、コンタクトホール22を開口する。以降のアルミ配線工程等は公知の方法に従って行うことができる。

【0040】実施例2

図4〜図6は発明の第2の実施例を説明するための製造の工程順の断面図である。本実施例では、容量素子をより高精度に製造するために、容量絶縁膜に窒化膜を使用した場合である。

【OO41】第4(a)に示すように、P型シリコン基 板1にマスクを用い、イオン注入によりバイポーラトラ ンジスタ部にN⁺型埋め込み層2を形成する。尚、図示 していないがPチャネル型MOSトランジスタの下部に もN+型埋め込み層2があってもよい。同様に、Nチャ ネル型MOSトランジスタの下部とバイポーラトランジ スタ部の周囲にP+型埋め込み層3を形成する。このP+ 型埋め込み層3はバイポーラトランジスタと他の素子と の絶縁分離の役目をする。ついで、上記P型シリコン基 板1にN型単結晶シリコン層5をエピタキシャル成長さ せる。この成長では基板温度が1000℃以上に加熱さ れるのでN+型埋め込み層2とP+型埋め込み層3はN型 単結晶シリコン層5にまで拡散される。ついで、イオン 注入により、Nチャネル型MOSトランジスタ領域及び バイポーラトランジスタの周囲領域にP型ウエル50、 Pチャネル型MOSトランジスタ領域にはN型ウエル6 0を形成する。そしで、選択酸化であるLOCOS法で 素子分離酸化膜6を300~400nmの厚さに形成す る。尚、P型ウエル59とN型ウエル60は選択酸化後 に高エネルギーイオン注入技術を用いて形成することも 可能である。基板全面にゲート酸化膜8と不純物をドー プしていない多結晶シリコン90を成長する。ゲート酸 化膜8の膜厚は5から15nm、多結晶シリコン90の 膜厚は150から200nmとする。そして、MOS部 のゲート電極と容量素子の下部電極部と抵抗素子部を除 き、多結晶シリコン9をドライエッチングで除去するこ とにより、各電極のパターニングを行う。

【0042】次に、図4(b)に示すように、NPN型 トランジスタのコレクタ引き出し領域7を形成するため に、リンなどのN型の不純物をイオン注入により、N型 単結晶シリコン層5ヘマスクを使用して選択的に注入す る。この際、容量素子の下部電極へも注入してもよい。 そして、所定の層抵抗が得られるように抵抗素子部の多 結晶シリコンへ例えばボロンなどの不純物をイオン注入 する。その後、第1のサイドウオール酸化膜100を厚 さが50から100nmとなるように全面に形成した 10 後、レジスト110で容量部と抵抗部とバイポーラ部を マスクしてエッチバックする。これにより、バイポーラ 部には第1のサイドウオール酸化膜がそのまま残り、M OS部にはサイドウオールが形成される。また、容量部 は下部電極である多結晶シリコン90の表面が部分的に 露出される。この工程は従来例では容量コンタクトを開 口していた部分に相当する。一方、抵抗部はそれとは逆 に第1のサイドウオール酸化膜が抵抗素子である多結晶 シリコン90表面上に部分的に残る。これは、後のシリ サイドエ程において、抵抗素子の表面全面がシリサイド 20 化されないようにするためである。

【0043】次に、図4(c)に示すように、第2のサ イドウオール膜となる窒化膜112を厚さが10から3 0 nmとなるように全面に形成する。この窒化膜112 はそのまま容量素子の容量絶縁膜として機能する。その 後、nMOS部のソースドレイン領域及びゲート電極へ セルフアラインでイオン注入によりひ素を導入する。そ して、注入エネルギーの値は、ひ素が窒化膜112を通 過してかつシリコン基板中へ所定の深さに注入されるよ うに、膜厚に応じて30keVから80keVの間で設 30 定する。尚、このエネルギー値の範囲ではひ素がゲート 電極のポリシリコンを突き抜けることはない。その後、 窒素雰囲気中で850度からら900度の温度で、5分 から15分間、熱処理を行う。これにより、Nチャネル 型MOSのソーズドレイン領域中の不純物を電気的に活 性化させて、Nチャネル型MOSトランジスタを形成す る。また、コレクタ引き出し領域の活性化、抵抗素子の 抵抗部、容量素子部の下部電極の活性化も同時に行なう ことができる。なお、図4(c)に示された状態の抵抗 素子の層90の側面には、第1のサイドウール酸化膜と 第2のサイドウオール窒化膜とが内側からこの順に積層 しているが、これ以降の工程図ではこれを1層として示

【0044】次に、図5 (a)に示すように、バイポーラのベース電極となる多結晶シリコン130と酸化膜114を基板全面に積層する。NPN型バイポーラトランジスタのベース電極を形成するため、更には容量素子の上部電極を形成するため、多結晶シリコン130にはボロン等のP型不純物をイオン注入する。そして、バイポーラトランジスタのベース・エミッタ領域が形成される50部分の絶縁膜/多結晶シリコン積層膜をドライエッチン

グでエッチングすることにより、エミッタコンタクト1 8を開口する。ここで、ベース電極となる多結晶シリコ ン130がバイポーラトランジスタのグラフトベース領 域と電気的に接続されるように、エミッタコンタクト底 部の窒化膜をホットリン酸でウエットエッチする。この 際、多結晶シリコン130表面上の酸化膜114が窒化 膜ウエットエッチのマスクとなる。また、窒化膜112 下にある第1の酸化膜160により、バイポーラトラン ジスタの真性ベース領域がホットリン酸液から保護され る。その後、エミッタコンタクト内の窒化膜112下に ある第1の酸化膜100をウエットエッチして、多結晶 シリコン130の下に横方向にスリットを形成する。こ のスリットの長さは $0.2\sim0.5\mu$ mの範囲で形成さ れるように窒化膜ウエットエッチと酸化膜ウエットエッ チの時間を決定する。その後、全面に多結晶シリコン1 50を成長した後、等方性のドライエッチングを行なう ことにより、先のスリット内にのみ多結晶シリコン15 0を残す。これによって、ベース電極となる多結晶シリ コン130とN型単結晶シリコン層5表面とが電気的に イオン注入することにより、バイポーラ部のエミッタコ ンタクト18内に真性ベース層を形成する。

【0045】次に、図5(b)に示すように、エッチバック技術を使用して、エミッタコンタクト18内にサイドウオール絶縁膜160を形成した後、エミッタ電極となる多結晶シリコン20を基板全面に積層する。この多結晶シリコン20には砒素もしくはリンの不純物をイオン注入により添加しておくか、砒素もしくはリンの不純物を高濃度にドープして成長する。その後、ドライエッチングにより、エミッタ電極をパターニングする。

【0046】次に、図5(c)に示すように、同様にドライエッチングにより、酸化膜114と多結晶シリコン130をパターニングする。多結晶シリコン130はバイポーラトランジスタのベース電極だけでなく、容量素子の上部電極も兼用している。そして、窒素雰囲気で800度から850度の温度の熱処理を加える。これにより、ベース電極中のボロンがシリコン基板へ拡散して、バイポーラトランジスタのグラフトベース形成が行われる。

【0047】次に、図6 (a)に示すように、Pチャネル型MOSトランジスタ部のソース・ドレイン領域及びゲート電極へBF2をイオン注入により導入する。この際、レジスト170でマスクして、両MOSトランジスタ部と抵抗素子のコンタクト部へ注入されるようにする。注入エネルギーの値は、ボロンが第2のサイドウール絶縁膜を通過してかつシリコン基板中へ所定の深さに注入されるように、窒化膜112の厚さに応じて40keVから90keVに設定する。

【0048】そして、図6(b)に示すように、Pチャ 5 ネル型MOSトランジスタのゲート及びソース・ドレイ *50* 6

ン領域の不純物を活性化するため、ランプアニール技術を使用して1000℃、10~30秒のアニールを行う。その後、MOSトランジスタの表面を覆っている酸化膜をエッチングにより除去して拡散層とゲート電極の上部表面を露出させた後、例えばTi等の高融点金属を使用してシリサイド化する。この際、抵抗素子は酸化膜で覆われていない部分のみシリサイド化され、コンタクト抵抗の低減が可能となる。チタンシリサイド層は180である。また、この実施例の場合、MOSトランジスクのサイドウオール膜は窒化膜/酸化膜積層膜となるので、Ti等の高融点金属をスパッタする前処理の酸化膜エッチにより、MOSトランジスタのサイドウオール膜厚が薄くなることはない。

16

【0049】次に、図6(c)に示すように、基板全面に層間膜21を形成した後、コンタクトホール22を開口する。以降のアルミ配線工程等は公知の方法に従って行うことができる。

[0050]

【図面の簡単な説明】

【図1】第1の実施例を説明するための工程順の断面図 である。

30 【図2】第1の実施例を説明するための工程順の断面図である。

【図3】第1の実施例を説明するための工程順の断面図である。

【図4】第2の実施例を説明するための工程順の断面図である。

【図5】第2の実施例を説明するための工程順の断面図 である。

【図6】第3の実施例を説明するための工程順の断面図である。

0 【図7】従来技術における製造工程を示す断面図であ ス

【図8】従来技術における製造工程を示す断面図である。

【符号の説明】

- 1 P形シリコン基板
- 2 N+埋め込み層
- 3 P + 形埋め込み層
- 4 P型チャネルストッパー
- 5 N型単結晶シリコン層
- 0 6 素子分離酸化膜

(9)

17

コレクタ引き出し領域

ゲート酸化膜 8

第1層の多結晶シリコン

ベース、エミッタ形成領域 10

第2層の多結晶シリコン 1 1

P拡散層 1 2

酸化膜サイドウオール 13

P+ソースドレイン拡散層 14

酸化膜 15

容量素子形成領域 16

, 1 P型シリコン基板

【図1】



エミッタコンタクト領域 18

酸化膜サイドウオール 19

多結晶シリコン (エミッタ) 20

18

2 1 層間膜

コンタクトホール 2 2

グラフトベース 23


エミッタ 24

P型ウエル 50


N型ウエル 10 60


(c)


(a) 6 N型単結晶シリコン 60 N型ウエル 90 多結晶シリコン 3 P⁺型埋込篇




【図2】














【図7】







[図8]

